

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 63-171013

(43)Date of publication of application : 14.07.1988

(51)Int.Cl.

H03H 17/02

H03M 1/00

(21)Application number : 62-002362

(71)Applicant : MATSUSHITA ELECTRIC IND CO
LTD

(22)Date of filing : 08.01.1987


(72)Inventor : MURAKI KENJI

(54) DIGITAL SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To obtain an output signal to effectively use the capacity of a device in the succeeding stage by matching a sampling frequency to the frequency of the digital device in the succeeding stage in the case of A/D conversion and processing of the output in a digital signal processor.

CONSTITUTION: A signal corresponding to the sampling frequency of the digital device connected in the succeeding stage is inputted to a controller 1. The sampling frequency of an A/D converter 3 is controlled by the controller 1 so that it is equal to the sampling frequency in the succeeding stage. A signal processor 4 selects the same frequency as the succeeding stage from programs for plural sampling frequencies and processes the output signal of the A/D converter. By this constitution, a sampling rate converter is omitted, and the quality of signal is improved and the number of parts is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑫ 公開特許公報(A)

昭63-171013

⑪ Int. Cl.⁴H 03 H 17/02
H 03 M 1/00

識別記号

庁内整理番号

Z-6903-5J
6832-5J

⑬ 公開 昭和63年(1988)7月14日

審査請求 未請求 発明の数 1 (全3頁)

⑭ 発明の名称 デジタル信号処理装置

⑮ 特 願 昭62-2362

⑯ 出 願 昭62(1987)1月8日

⑰ 発 明 者 村 木 健 司 大阪府門真市大字門真1006番地 松下電器産業株式会社内
⑱ 出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地
⑲ 代 理 人 弁理士 中尾 敏男 外1名

明 細 書

1、発明の名称

デジタル信号処理装置

2、特許請求の範囲

外部からの制御信号を入力する制御装置と、アナログ信号を入力し、前記制御装置からの制御に応じたサンプリング周波数のデジタル信号に変換するアナログデジタルコンバータと、複数のサンプリング周波数用のプログラムを持ち、前記制御装置の制御に対応したプログラムで前記デジタル信号を処理するデジタルシグナルプロセッサとを備えたデジタル信号処理装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、デジタルオーディオ機器に用いられるデジタル信号処理装置に関するものである。

従来の技術

近年、コンパクトディスクプレーヤ、衛星放送受信機などのデジタル機器が普及してきている。また、デジタルオーディオテープレコーダ(以

下D A Tと略す)も実用化される予定である。このようなデジタルソースの充実を背景に、デジタル信号を処理することのできるデジタルコントロールアンプが開発されている。このデジタルコントロールアンプは、アナログ、デジタルの入出力に対応できるように作られている。

以下図面を参照しながら、従来のデジタルコントロールアンプで、アナログ入力、デジタル出力の場合のデジタル信号処理装置について説明を行う。

第2図は、従来のデジタル信号処理装置の構成を示すものである。第2図において、6はアナログ信号の入力端子、7は前記アナログ信号を一定のサンプリング周波数のデジタル信号に変換するアナログデジタルコンバータ(以下A D Cと略す)、8は前記デジタル信号を処理するデジタルシグナルプロセッサ(以下D S Pと略す)、9はD S P 8が出力するデジタル信号を後段のデジタル機器のサンプリング周波数に変換するサンプリングレートコンバータ(以下S R Cと略

す)、10はSRC9からのデジタル信号の出力端子である。

以上のように構成されたデジタル信号処理装置について、以下その動作を説明する。

まず、アナログ信号入力端子8にアナログ信号が入力される。このアナログ信号は、ADC7によりデジタル信号に変換される。現在のデジタルコントロールアンプではサンプリング周波数は、コンパクトディスクと同じ44.1 KHzが多い。このデジタル信号は、DSP8でメインコントロール、残響付加などのデジタル信号処理を施されてSRC9に入力される。SRC9は、デジタル信号のサンプリング周波数を後段に接続する機器のサンプリング周波数(たとえDA1ならば48 KHz)に変換する。そして、デジタル信号出力端子10から出力する。

発明が解決しようとする問題点

しかしながら、上記のような構成では、一定のサンプリング周波数でAD変換するため、後段のデジタル機器の性能が十分に生かせないという

号出力が得られる。

実施例

以下、本発明の一実施例について、図面を参照しながら説明する。

第1図は、本発明の一実施例におけるデジタル信号処理装置を示すものである。第1図において、1は外部からの制御信号に応じて後述のDAC、DSPを制御する制御装置、2はアナログ信号入力端子、3はアナログ信号を制御装置1の制御に応じたサンプリング周波数のデジタル信号に変換するADC、4はADC3からのデジタル信号を処理するDSP、5はDSP4からのデジタル信号の出力端子である。

以上のように構成されたデジタル信号処理装置について、以下その動作について説明する。

まず制御装置1に制御信号が入力される。この制御信号は後段に接続するデジタル機器のサンプリング周波数の情報を持っている。

次にアナログ信号入力端子2に入力されたアナログ信号はADC3でデジタル信号に変換され

問題点がある。すなわちたとえば44.1 KHzサンプリングのデジタル信号処理装置の出力を48 KHzサンプリングのDA1へ入力するような場合である。

本発明は上記問題に鑑み、後段のデジタル機器の性能に合うデジタル信号を出力するデジタル信号処理装置を提供するものである。

問題点を解決するための手段

この目的を達成するために、本発明のデジタル信号処理装置は、制御信号により、ADCとDSPのサンプリング周波数を制御する制御装置と、前記制御装置の制御に応じたサンプリング周波数でアナログ信号をデジタル信号に変換するADCと、前記デジタル信号を前記制御装置の制御に応じたプログラムで処理するDSPとから構成されている。

作用

この構成により、後段のデジタル機器のサンプリング周波数でAD変換、信号処理が行われ、後段の機器の性能が十分に生かされるデジタル信

る。この時のサンプリング周波数は制御装置1からの制御に従っており、後段に接続されるデジタル機器のサンプリング周波数と同一である。

ADC3が出力したデジタル信号は、DSP4で処理される。DSP4には複数のサンプリング周波数に対応したプログラムが用意されており、制御装置1からの制御により処理プログラムが選ばれる。

DSP4で処理されたデジタル信号は、デジタル信号出力端子6から出力される。

以上のように、本実施例によれば、ADC3とDSP4を複数のサンプリング周波数に対応させることにより後段のデジタル機器の性能を十分に引き出せるデジタル信号を出力でき、さらに、SRCを省略することにより、SRCによる信号の劣化をなくし、部品数も減らせる優れたデジタル信号処理装置を提供するものである。

なお本実施例では、デジタル信号を出力する場合について述べたが、デジタル信号をアナログ信号に変換して出力としても良い。再生される

アナログ信号の帯域はデジタル信号のサンプリング周波数が高い方が広がる。したがって、44.1 KHzの固定サンプリング周波数の場合に較べて、デジタル信号処理装置を48 KHzに対応させている場合にはアナログ入力再生帯域が広がる。


発明の効果

本発明は、A D CとD S Pを複数の周波数に対応させることで、後段に接続するデジタル機器の性能に十分なデジタル信号を供給することができる優れたデジタル信号処理装置を実現できるものである。

4. 図面の簡単な説明

第1図は本発明の一実施例におけるデジタル信号処理装置のブロック図、第2図は従来のデジタル信号処理装置のブロック図である。

1 ……制御装置、2、6 ……アナログ信号入力端子、3、7 ……アナログデジタルコンバータ、4、8 ……デジタル信号プロセッサ、5、10 ……デジタル信号出力端子、9 ……サンプリングレートコンバータ。



リングレートコンバータ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

